

# 实验 半导体芯片的制备与综合性能分析

——离子注入实验

## 一、实验目的:

1. 了解离子注入的原理，掌握离子注入流程。
2. 了解离子注入在芯片制程中的应用及工艺要求。

## 二、实验内容:

1. n 阵、p 沟道和器件  $V_t$  调整实验
2. 轻掺杂漏区（LDD）实验
3. 源漏区注入实验

## 三、实验原理:

元素掺杂是圆晶中形成 n 型或者 p 型半导体结构，产生功能化的关键步骤，优化掺杂物，减少掺杂过程中不必要的扩散，降低源/漏结及接触区域的缺陷，是高性能晶体管微缩化进程中的重大挑战。元素掺杂可以通过元素热扩散和离子注入两种途径实现。

其中，离子束的直进性保证离子注入过程中，元素几乎是垂直地向内掺杂，横向扩散极其微小，这样就有可能使电路的线条更加纤细，线条间距进一步缩短，确保高精度和高均匀性，从而可以大大提高集成电路的集成度。通过离子注入掺杂所制成的几十种半导体器件和集成电路具有速度快、功耗低、稳定性好、成品率高等特点。因此，对于大规模、超大规模集成电路来说，离子注入是一种理想的掺杂工艺，在制造半导体器件和集成电路的生产线上一般均配有离子注入机。




图 1 离子注入和扩散的比较

## 1. 离子注入:

离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法改变导电类型，形成 PN 结，如形成源、漏以及阱等结构。离子注入工艺所用设备为离子注入机，它是半导体工艺中最复杂的设备之一。注入机包含离子源部分，离子源材料中产生带正电荷的杂质离子后，离子被吸出，然后用质量分析仪将它们分开以形成需要掺杂离子的束流。束流中离子的数量与希望引入硅片的杂质浓度有关。离子束在电场中加速，获得很高的速度( $10^7 \text{ cm/s}$  数量级)，使离子有足够的动能注入到硅片的晶格结构中。束流扫描整个硅片，使硅片表面均匀掺杂。因此，离子注入时发生的是一个物理过程，不发生化学反应。所有的注入工艺都是在高真空下进行的。

表 1 半导体芯片制作过程中的一般掺杂工艺

工艺步骤	杂质种类	掺杂方式	备注
p <sup>+</sup> 硅衬底	B	扩散	单晶硅生长过程中掺杂
p-外延层	B	扩散	外延层生长过程中掺杂
倒掺杂 n 阵	P	离子注入	倒掺杂阱的浓度峰值在一定深度处，越接近表面浓度越小
倒掺杂 p 阵	B	离子注入	倒掺杂阱的浓度峰值在一定深度处
p 沟道器件穿通	P	离子注入	注入 P 以防漏区电场穿过 p 型沟道达到源区
p 沟道器件阈值电压调整	P	离子注入	注入 P 调整 MOS 阈值电压
n 沟道器件穿通	B	离子注入	注入 B 以防漏区电场穿过 n 型沟道达到源区
n 沟道器件阈值电压调整	B	离子注入	注入 B 调整 MOS 阈值电压
n 沟道器件轻掺杂漏区	As	离子注入	在临近 n 沟道的区域小剂量注入 As，减少电场峰值和热载流子效应，减少栅氧化物界面电荷
n 沟道器件源漏区	As	离子注入	大剂量注入 As，形成 n 沟道器件源漏区
p 沟道器件轻掺杂漏区	BF <sub>2</sub>	离子注入	在临近 n 沟道区域小剂量注入硼，改进漏区和沟道区之间电学性能

p 沟道器件 源漏区	BF <sub>2</sub>	离子注入	大剂量注入硼，形成 p 沟道器件源漏区
硅	Si	离子注入	注入非杂质原子使硅非晶化，减小穿通增强扩散和沟道效应
多晶硅掺杂	P 或 B	离子注入或扩散	多晶硅栅电极掺杂减小电阻
SiO <sub>2</sub> 掺杂	P 或 B	离子注入或扩散	氧化物掺杂获得材料的优点（如更好的流动性和杂质补货能力）

## 2. 离子注入特点：

### (1) 可控性高：

①各种杂质浓度分布与注入浓度可通过精确、独立控制掺杂剂量 ( $10^{11}$ - $10^{17} \text{ cm}^{-2}$ ) 和能量 (5-500 keV) 来分别实现，且均匀性及重复性很好。②离子注入为非平衡过程，不受固溶度限制，可做到浅结低浓度或深结高浓度。③注入元素通过质量分析器选取，纯度高，能量单一。

### (2) 低温过程：

低温过程避免了高温过程引起的热扩散，因此对于高温热扩散时组分会变化的化合物也能实现良好掺杂。此外，低温环境使得多种材料可作为作掩膜用材，如金属、光刻胶、介质等。

### (3) 精度高。横向效应比气固相扩散小得多，有利于器件尺寸的缩小。

但是离子注入工艺也有其自身的问题，如会产生缺陷甚至非晶化，必须经高温退火加以改进；设备相对复杂、相对昂贵（尤其是超低能量离子注入机）以及含有不安全因素，如高压、有毒气体等。

## 3. 离子注入参数

离子注入最重要的参数是剂量和射程。

### (1) 剂量

剂量 (Q) 是单位面积硅片表面注入的离子数，可通过公式  $Q=It/enA$  计算得出，其中，Q 是剂量；I 是束流，单位是安培；t 是注入时间，单位是秒；e 是离子电荷；n 是电荷数量；A 是注入面积，单位是平方厘米。

剂量由束流密度和注入时间决定。其中，离子束电流的量级是定义剂量的一个关键变量。电流增大，单位时间内注入的杂质原子数量也增大。大电流有助于提高硅片产量，但也会产生均匀性问题。一般中低电流的范围是 0.1~10 mA，大电流的范围是 10~25 mA。

### (2) 射程与投影射程

离子射程指离子穿入硅片的总距离（总路线长度）。当离子由于电势差加速时，获得动能（KE），可由公式  $KE = nV$  来表示。其中，KE 为动能，单位 eV；n 为离子电荷；V 为电势差，单位为伏特。注入机的能量越高，杂质原子能穿过硅片越深，射程越大。

投影射程  $R_p$  是指在入射方向上的投影，表示可以形成多深的结。投影射程决定于离子质量、靶的质量和离子束流相对于硅片晶体的方向。任何一个注入离子在靶内所受到的碰撞是一个随机过程，相同质量且相同初始能量的离子有一空间分布，投影偏差（标准偏差）则是指被注入元素在投影射程附近的分布。随着杂质原子的注入能量增加，投影射程将增加（见图 2），但杂质浓度的峰值会因偏差的增加而降低（见图 3）。




图 2 不同能量杂质原子的射程




图 3 离子注入后杂质浓度剖面图

由于控制结深就是控制投影射程，所以能量是注入机很重要的一个参数。高能注入机的能量大于 200 keV，甚至达到 2~3 MeV，可用于倒梯度阱和倒梯度三阱结构的制备；而超低能量注入机的能量目前可达到 200 eV，可用于掺杂非常浅的源漏区。

表 2 注入机分类

注入机分类	描述和应用
中低电流	<ul style="list-style-type: none"> <li>● 高纯离子束，电流大于 10 mA</li> <li>● 束流能量一般小于 180 keV</li> <li>● 多数情况下硅片固定，扫描离子束</li> <li>● 穿通注入专用</li> <li>● 产生的离子束电流大于 10 mA，大剂量注入最大能到 25mA</li> </ul>
大电流	<ul style="list-style-type: none"> <li>● 束流能量一般小于 120 keV</li> <li>● 多数情况下离子束固定，硅片扫描</li> <li>● 超浅源漏区注入的超低能束流（200~4000 eV）</li> <li>● 离子束电流能量超过 200 keV，最高达到几个 MeV</li> </ul>
高能	<ul style="list-style-type: none"> <li>● 向沟槽或后氧化层下面注入杂质</li> <li>● 能形成倒掺杂阱和埋层</li> </ul>
氧注入机	<ul style="list-style-type: none"> <li>● 大电流系统用于半导体上硅（SOI）的氧注入</li> </ul>

#### 4. 离子注入过程中的两种能量损失机制

离子注入的过程中，离子贯穿进入基片并和晶格原子发生碰撞，碰撞过程中离子逐渐失去能量，最后停在基片里面。此过程中发生了两种主要的能量损失机制，即核阻碍和电子阻碍。晶圆内部离子的具体位置与离子能量、晶圆取向和停止机制有关。所有的使停因素都是变化的——离子的能量是分布的，晶体是不完美的，电的交互反应与碰撞会发生变化。

##### (1) 原子核阻滞

- 与晶格原子的原子核碰撞
- 引起明显的散射
- 造成晶体结构的混乱和损害

##### (2) 电子阻滞

- 和晶格原子的电子产生碰撞

- 入射离子路径几乎是不变的
- 能量的转换非常的小
- 晶格结构的损害可以忽略




图 4 阻止情况与离子速度

## 5. 晶体损伤

正是由于入射离子的碰撞，晶圆中的晶体结构会受到一定的损伤，损伤的种类有晶格损伤、损伤群簇和空位-间隙。

(1) 晶格损伤：入射离子与原物质原子发生碰撞，并替代原物质原子的晶格位置。

(2) 损伤群簇：晶格损伤发生后，被替位的原物质原子继续替代其他原有原子的位置。

(3) 空位-间隙：原物质原子被入射离子撞击而脱离原有位置，停留在非晶格位置。空位-间隙缺陷是最常见的离子注入缺陷。




图 5 (a) 轻离子和 (b) 重离子引起的晶格损伤情况

损伤的情况决定于杂质离子的轻重，见图 5。轻杂质原子擦过硅原子，转移能量少，沿大散射角方向偏移；而重原子每次与硅原子碰撞都会转移很多能量，并沿相对较小的散射角度偏转，而每个移位硅原子也会产生大数量的移位，若继续轰击则错位密集区域可能变为无定型（非晶态）结构。

## 6. 沟道效应

对晶体靶进行离子注入时，由于晶体排列的特性使得某些角度上有长距离的开口，这些开口处核阻止很小，电子密度也很低。假如注入离子运动方向与这些隧道般的开口相平行，这些注入的离子将不会与靶原子发生碰撞减速，而是穿过晶格间隙，深深地注入衬底之中，这就是沟道效应。沟道效应导致对注入离子在深度控制上有困难，使离子的注入距离超出预期的深度，造成元件的功能受损。

防止沟道效应的常见措施有：

- (1) 倾斜硅片：将晶片对离子注入的运动方向倾斜一个角度，如沿沟道轴向(110)偏离 7—10°，减小开口。
- (2) 掩蔽氧化层：在晶体表面使用  $\text{SiO}_2$  层掩膜
- (3) 硅预非净化：先进行一次轻微的离子注入，将晶片表面的晶体结构破坏成非晶态并形成一层非结晶的材质，使入射的离子在进入衬底前在非晶系层里与无固定排列方式的非晶系原子产生碰撞而散射，降低沟道效应的程度后，再进行真正的离子注入。如用 Si, Ge, F, Ar 等离子注入使表面预非晶化，形成非晶层。
- (4) 使用较大质量的原子或增加注入剂量。

## 7. 退火

注入离子造成的晶格损伤会影响材料的电学性质。移位原子的产生会增加散射中心降低载流子迁移率；增加缺陷中心减少非平衡少数载流子寿命（缺陷能级和深能级陷阱能俘获自由载流子）；增大 p-n 结漏电流。此外，被注入的杂质原子大多数存在于晶格间隙位置，起不到施主或受主的作用。注入区的晶体结构遭到破坏，甚至成为非晶，注入的杂质难以处于替代位置。综上所述，必须消除晶格损伤，使注入的杂质转入替位位置以实现电激活。

退火指将注入离子的硅片经过一定温度及时间的热处理，目的在于使硅片中的损伤可能部分或绝大部分被消除，少数载流子的寿命及迁移率不同程度地恢复，掺入的杂质得到一定比例的电激活。杂质的激活与时间、温度有关，时间越长、温度越高，杂质的激活越充分。一般而言，修复晶格缺陷大约需要 500 °C，激活杂质原子大约需要 950 °C。热退火的方法有高温炉退火和快速热退火 (RTA) 两种：

(1) 高温炉退火：一种传统的退火方式，用高温炉将硅片加热到800~1000 °C并保持30min。在此温度下，硅原子重新回到晶格位置，杂质原子也能替代硅原子进入晶格。但是，在这样的温度和时间下进行热处理会导致杂质的扩散，这是现代IC制造中不愿出现的。

(2) 快速热退火：用极快的升温和短时间保温（一般是1000 °C，几秒）条件下对硅片进行热处理，通常在通入Ar或N<sub>2</sub>的快速热处理机（RTP）中进行。快速的升温过程和短暂的维持时间能够在晶格缺陷修复、激活杂质和最小化杂质扩散之间取得优化，减小瞬时增强扩散。

## 四、实验材料及设备：

1. 实验药品：离子注入气体。
2. 实验耗材和仪器设备：离子注入机、光刻机、刻蚀机、清洗设备、涂胶显影机、烘箱、旋涂仪、显微镜等。

## 五、实验步骤：

### 1. n 阵、p 沟道和器件阈值电压 V<sub>T</sub> 调整

MOS 器件的一个重要设计选择就是倒掺杂阱，它的注入杂质浓度峰值在硅片表面下一定深度处（如几微米），所需能量高，甚至到达 MeV。而对于沟道很短的亚微米器件必须有穿通阻挡层。穿通是沟道被短路，会发生不希望的漏电，导致器件失效。防止穿通注入的杂质位于临近源漏区的有源沟道下，能够改变阱掺杂，防止在偏压下器件的漏耗尽区向沟道扩展。一般n型沟道器件用B注入，p型沟道器件用P注入。阈值电压V<sub>T</sub>是指能够使源漏间导通的电压，为了得到合适的器件性能，需要向硅层下注入杂质，把沟道杂质调整到所需浓度。V<sub>T</sub>对沟道区的杂质浓度非常敏感，杂质浓度的提高将导致V<sub>T</sub>的提高。图6为n阱、p沟道和器件阈值电压V<sub>T</sub>调整的结构示意图。

(1) n 阵光刻，形成图案

(2) 第一次离子注入

利用离子注入机向晶圆注入P元素以形成n阱。

(3) 第二次离子注入

利用离子注入机向晶圆注入P元素以形成p沟道。

(4) 第三次离子注入

利用离子注入机向晶圆注入P元素以形成V<sub>T</sub>调整。

(5) 等离子去胶清洗及热处理

利用等离子去除光刻胶掩膜版，利用SPM洗液去除光刻胶，再利用SC1+SC2

进行晶圆热处理前的清洁处理。

#### (6) 退火修复离子注入损伤




图 6 n 阵、p 沟道和器件阈值电压  $V_T$  调整的结构示意图

## 2. 轻掺杂漏区 (LDD) 实验

如果没有形成轻掺杂漏区，在正常的晶体管工作时会在结和沟道区之间形成高电场。电子从源区向漏区移动的过程中，将受此高电场加速成为高能电子，它碰撞产生电子-空穴对（称为热载流子或热电子）。热电子从电场获得能量，在成电性能上的问题，如被栅氧化层陷阱捕获，影响器件的阈值电压控制。因此，需要注入 LDD 杂质为源漏区提供杂质浓度梯度。LDD 结构以栅作为掩膜进行中低剂量的注入（ $n^-$  或  $p^-$  注入），随后才进行大剂量的源漏注入（ $n^+$  或  $p^+$  注入）。LDD 注入位置最浅，因此注入的能量明显低于阱注入，注入粒子一般选 As 或  $BF_2$ ，这是因为比 As/ $BF_2$  比 P/B 大，利于硅表面非晶化，可在注入中得到更均匀的掺杂浓度。此外，当沟道长度减小到一定程度（十几纳米甚至几纳米）后会出现一系列二级物理效应，如阈值电压随着沟道长度降低而降低、漏致势垒降低(DIBL)、载流子表面散射、离子化和热电子效应，这些效应可统称为短沟道效应，其严重时会导致源漏穿通器件失效。图 7 为轻掺杂漏区的结构示意图。

采用口袋/晕环 (Halo) 离子注入可以控制短沟道效应，一般而言，NLDD 结构中采用 B 进行口袋/晕环离子注入；PLDD 结构中采用 P 进行口袋/晕环离子注入。但要注意的是，不是所有器件都需要进行口袋/晕环离子注入。当器件特征尺寸较宽，其下面的沟道也较宽，也就不会产生穿通现象，所以不需要进行口袋注入来进行调整。图 8 为口袋/晕环与轻掺杂漏区的结构示意图。

#### (1) 光刻 NLDD 图案

#### (2) 第一次离子注入：

利用离子注入机向晶圆注入 As 元素以形成 NLDD。

#### (3) 等离子去胶清洗

利用等离子去除光刻胶掩膜版，利用 SPM 洗液去除光刻胶，再利用 SC1+SC2 进行晶圆热处理前的清洁处理。

#### (4) 光刻 PLDD 图案

### (5) 第二次离子注入

利用离子注入机向晶圆注入  $\text{BF}_2$  以形成 PLDD。

### (6) 等离子去胶清洗及热处理

利用等离子去除光刻胶掩膜版, 利用 SPM 洗液去除光刻胶, 再利用 SC1+SC2 进行晶圆热处理前的清洁处理。




图 7 轻掺杂漏区的结构示意图




图 8 口袋/晕环与轻掺杂漏区的结构示意图

## 3. 源漏区注入

源漏注入形成的重掺杂区在轻掺杂有源沟道区和阱区之间, 导电类型与周围的阱区相反。图 9 为源漏区的结构示意图。

### (1) 光刻形成 nMOS 源漏区图案

### (2) 第一次离子注入

利用离子注入机向晶圆注入 As 以形成 nMOS 源漏区。

### (3) 等离子体去胶清洗

利用等离子去除光刻胶掩膜版, 利用 SPM/APM 洗液去除光刻胶, 再利用 SC1+SC2 进行晶圆热处理前的清洁处理。

### (4) 光刻形成 pMOS 源漏区图案

### (5) 第二次离子注入

利用离子注入机向晶圆注入  $\text{BF}_2$  以形成 pMOS 源漏区。

### (6) 等离子体去胶清洗及热处理

利用等离子去除光刻胶掩膜版，利用 SPM/APM 洗液去除光刻胶，再利用 SC1+SC2 进行晶圆热处理前的清洁处理。




图 9 源漏区的结构示意图

表 3 离子注入制程

	注入粒子	能量	剂量
n 阵	P	高	中
p 沟道	P	中	低
$V_T$ 调整	P	低	低
NLDD/PLDD	As/BF <sub>2</sub>	低	中
$N^+/P^+$	As/BF <sub>2</sub>	低	高

## 六、数据处理：

实验报告由系统自动生成。

## 七、注意事项：

操作时必须严肃认真。

## 八、思考题：

在芯片制程中，离子注入的主要应用有哪些，分别注入了什么元素以形成怎样的结构？